IC 통합 회로 SY100S834ZH
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:3 |
| 입력: | ECL, PECL |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:3 |
| 입력: | ECL, PECL |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:3 |
| 입력: | ECL, PECL |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:2 |
| 입력: | LVECL, LVPECL |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:4 |
| 입력: | ECL, LVECL, LVPECL, PECL |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:5 |
| 입력: | ECL, PECL |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:3 |
| 입력: | ECL, PECL |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:5 |
| 입력: | ECL, PECL |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 3:7 |
| 입력: | CMOS, HSTL, LVDS, LVPECL, LVTTL, SSTL, 크리스탈 |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 3:7 |
| 입력: | CMOS, HSTL, LVDS, LVPECL, LVTTL, SSTL, 크리스탈 |
| 제품 상태: | 구식 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:1 |
| 입력: | 크리스탈 |
| 제품 상태: | 디지키에 중지됩니다 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:1 |
| 입력: | ECL, PECL |
| 제품 상태: | 디지키에 중지됩니다 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:5 |
| 입력: | ECL, PECL |
| 제품 상태: | 디지키에 중지됩니다 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:5 |
| 입력: | ECL, PECL |
| 제품 상태: | 디지키에 중지됩니다 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:3 |
| 입력: | ECL, PECL |
| 제품 상태: | 디지키에 중지됩니다 |
| 장착형: | 표면 마운트 |
| 분류: | 융합 회로 (IC) 시계/시간 시계 생성기, PLL, 주파수 합성기 |
|---|---|
| 비율 - 입력:출력: | 1:3 |
| 입력: | ECL, PECL |
| 제품 상태: | 디지키에 중지됩니다 |
| 장착형: | 표면 마운트 |
